Correo:info@anke-pcb.com
WhatApp/Wechat: 008618589033832
Skype: sannyduanbsp
Tres aspectos para asegurar la integridad de la potencia enDiseño de PCB
En el diseño electrónico moderno, Power Integrity es una parte indispensable del diseño de PCB. Para garantizar la operación estable y el rendimiento de los dispositivos electrónicos, debemos considerar y diseñar de manera integral desde la fuente de energía hasta el receptor.
Al diseñar y optimizar cuidadosamente los módulos de potencia, los planos internos de la capa y los chips de la fuente de alimentación podemos realmente lograr la integridad de la potencia. Este artículo profundizará en estos tres aspectos clave para proporcionar orientación y estrategias prácticas para los diseñadores de PCB.
I. Cableado de diseño del módulo de potencia
El módulo de potencia es la fuente de energía de todos los dispositivos electrónicos, su rendimiento y diseño afectan directamente la estabilidad y la eficiencia de todo el sistema. El diseño y el enrutamiento correctos no solo pueden reducir la interferencia de ruido, sino también garantizar el flujo de corriente suave, mejorando así el rendimiento general.
2. Diseño del módulo de potencia
1. Procesamiento de fuentes:
El módulo de potencia debe recibir especial atención ya que sirve como punto de partida de la potencia. Para reducir la introducción de ruido, el entorno alrededor del módulo de energía debe mantenerse lo más limpio posible para evitar la adyacencia a otrosde alta frecuenciao componentes sensibles al ruido.
2. Clara al chip de la fuente de alimentación:
El módulo de potencia debe colocarse lo más cerca posible del chip suministrado por la alimentación. Esto puede reducir las pérdidas en el proceso de transmisión actual y reducir los requisitos de área del plano de la capa interna.
3. Consideraciones de disipación de calor:
El módulo de potencia puede generar calor durante la operación, por lo que debe asegurarse de que no haya obstrucciones sobre él para la disipación de calor. Si es necesario, se pueden agregar disipadores de calor o ventiladores para enfriar.
4.Eviar bucles:
Al enrutar, evite formar bucles de corriente para reducir la posibilidad de interferencia electromagnética.
II. Planificación del diseño del plano de la capa interna
A. Diseño de la pila de capas
In Diseño de PCB EMCEl diseño de la pila de capas es un elemento clave que debe considerar el enrutamiento y la distribución de energía.
a. Para garantizar las características de baja impedancia del plano de potencia y absorber el acoplamiento del ruido del suelo, la distancia entre la potencia y los planos de tierra no debe exceder los 10 mil, generalmente recomendados por menos de 5mil.
b. Si no se puede implementar un solo plano de potencia, se puede usar una capa superficial para colocar el plano de potencia. La potencia y los planos de tierra muy adyacentes forman un condensador plano con una impedancia mínima de CA y excelentes características de alta frecuencia.
do. Evite dos capas de alimentación adyacentes, especialmente con grandes diferencias de voltaje, para evitar el acoplamiento de ruido. Si es inevitable, aumente el espacio entre las dos capas de potencia tanto como sea posible.
d. Los planos de referencia, especialmente los planos de referencia de potencia, deben mantener características de baja impedancia y pueden optimizarse a través de condensadores de derivación y ajustes de capa.
B. segmentación de potencia multiple
a. Para fuentes específicas de potencia de pequeña gama, como el voltaje de trabajo central de un determinado chip IC, el cobre debe colocarse en la capa de señal para garantizar la integridad del plano de potencia, pero evite colocar la potencia de cobre en la capa superficial para reducir la radiación de ruido.
b. La selección del ancho de segmentación debe ser apropiada. Cuando el voltaje es mayor de 12V, el ancho puede ser de 20-30mil; De lo contrario, elija 12-20mil. El ancho de segmentación entre las fuentes de energía analógica y digital debe aumentarse para evitar que la energía digital interfiera con la potencia analógica.
do. Las redes de energía simples deben completarse en la capa de enrutamiento, y las redes de energía más largas deben tener los condensadores de filtro agregados.
d. El plano de energía segmentado debe mantenerse regularmente para evitar formas irregulares que causan resonancia y una mayor impedancia de potencia. No se permiten tiras largas y estrechas y divisiones en forma de pesa.
C. Filtrado del plano
a. El plano de potencia debe estar estrechamente acoplado con el plano de tierra.
b. Para los chips con frecuencias de funcionamiento superiores a 500MHz, confíe principalmente en el filtrado del condensador plano y use una combinación de filtrado del condensador. El efecto de filtrado debe confirmarse mediante la simulación de integridad de potencia.
do. Instale inductores para condensadores de desacoplamiento en el plano de control, como los cables de amplio condensador y el aumento de las vías del condensador, para garantizar que la impedancia de tierra de potencia sea menor que la impedancia objetivo.
Iii. Cableado de diseño de chip de potencia
El chip de potencia es el núcleo de los dispositivos electrónicos, y garantizar su integridad de potencia es crucial para mejorar el rendimiento y la estabilidad del dispositivo. El control de integridad de potencia para los chips eléctricos implica principalmente el manejo de los pasadores de potencia de los chips y el diseño y el cableado correcto de los condensadores de desacoplamiento. Lo siguiente detallará consideraciones y consejos prácticos con respecto a estos aspectos.
A. Enrutamiento de pin de alimentación de chip
El enrutamiento de los pines de potencia de Chip es una parte crucial del control de integridad de potencia. Para proporcionar un suministro de corriente estable, se recomienda engrosar el enrutamiento de los pasadores de potencia, generalmente al mismo ancho que los pasadores de chips. Típicamente, elancho mínimoNo debe ser inferior a 8mil, pero para obtener mejores resultados, intente lograr un ancho de 10mil. Al aumentar el ancho de enrutamiento, la impedancia se puede reducir, reduciendo así el ruido de potencia y garantizando el suministro de corriente suficiente al chip.
B.Lapas y enrutamiento de condensadores de desacoplamiento
Los condensadores de desacoplamiento juegan un papel importante en el control de integridad de potencia para los chips de energía. Dependiendo de las características del condensador y los requisitos de aplicación, los condensadores de desacoplamiento generalmente se dividen en condensadores grandes y pequeños.
a. Grandes condensadores: los condensadores grandes generalmente se distribuyen uniformemente alrededor del chip. Debido a su menor frecuencia resonante y un radio de filtrado más grande, pueden filtrar efectivamente el ruido de baja frecuencia y proporcionar una fuente de alimentación estable.
b. Capacitores pequeños: los condensadores pequeños tienen una frecuencia resonante más alta y un radio de filtrado más pequeño, por lo que deben colocarse lo más cerca posible de los pasadores de chips. Colocarlos demasiado lejos puede no filtrar efectivamente el ruido de alta frecuencia, perdiendo el efecto de desacoplamiento. El diseño correcto asegura que la efectividad de los pequeños condensadores en el filtrado del ruido de alta frecuencia se utilice completamente.
C. Método de conectores de desacoplamiento paralelo
Para mejorar aún más la integridad de la potencia, los condensadores de desacoplamiento múltiples a menudo están conectados en paralelo. El objetivo principal de esta práctica es reducir la inductancia de serie equivalente (ESL) de condensadores individuales a través de la conexión paralela.
Al paralelo a múltiples condensadores de desacoplamiento, se debe prestar atención a la colocación de VIA para los condensadores. Una práctica común es compensar las vías del poder y el terreno. El objetivo principal de esto es reducir la inductancia mutua entre los condensadores de desacoplamiento. Asegúrese de que la inductancia mutua sea mucho más pequeña que la ESL de un solo condensador, de modo que la impedancia general de ESL después de paralelo a múltiples condensadores de desacoplamiento es 1/N. Al reducir la inductancia mutua, la eficiencia de filtrado puede mejorarse efectivamente, asegurando una mejor estabilidad de la potencia.
Disposicióny el enrutamiento de los módulos de potencia, la planificación del diseño del plano de capa interna y el manejo correcto del diseño y el cableado de chips de potencia son indispensables en el diseño de dispositivos electrónicos. A través del diseño y el enrutamiento adecuados, podemos garantizar la estabilidad y la eficiencia de los módulos de potencia, reducir la interferencia de ruido y mejorar el rendimiento general. El diseño de la pila de capas y la segmentación de energía múltiple optimizan aún más las características de los planos de alimentación, reduciendo la interferencia de ruido de potencia. El manejo adecuado del diseño de chips de potencia y los condensadores de cableado y desacoplamiento son cruciales para el control de la integridad de la potencia, asegurando un suministro de corriente estable y un filtrado de ruido efectivo, mejorando el rendimiento y la estabilidad del dispositivo.
En el trabajo práctico, varios factores, como la magnitud actual, el ancho de enrutamiento, el número de VIA, los efectos de acoplamiento, etc., deben considerarse de manera integral para tomar decisiones racionales de diseño y enrutamiento. Siga las especificaciones de diseño y las mejores prácticas para garantizar el control y la optimización de la integridad de la potencia. Solo de esta manera podemos proporcionar una fuente de alimentación estable y eficiente para dispositivos electrónicos, satisfacer las crecientes demandas de rendimiento e impulsar el desarrollo y el progreso de la tecnología electrónica.
Shenzhen Anke PCB Co., Ltd
Tiempo de publicación: marzo-25-2024
